如果数字逻辑电路的频率超过或者多达45MHZ～50MHZ，而且工作在这个频率之上的电路早已占了整个电子系统一定的份量（比如说1／3），一般来说就称作高频电路。高频电路设计是一个非常复杂的设计过程，其布线对整个设计至关重要！01多层板布线高频电路往往集成度较高，布线密度大，使用多层板既是布线所必需，也是降低干扰的有效地手段。在PCBLayout阶段，合理的自由选择一定层数的印制板尺寸，能充分利用中间层来设置屏蔽，更佳地构建以备短路，并有效地减少宿主电感和延长信号的传输长度，同时还能大幅地减少信号的交叉阻碍等，所有这些方法都对高频电路的可靠性不利。有资料表明，同种材料时，四层板要比双面板的噪声较低20dB。

但是，同时也不存在一个问题，PCB半层数越高，生产工艺就越简单，单位成本也就越高，这就拒绝我们在展开PCBLayout时，除了自由选择适合的层数的PCB板，还必须展开合理的元器件布局规划，并使用准确的布线规则来已完成设计。02多高速电子器件管脚间的引线刀柄越多越少高频电路布线的引线最差使用仅有直线，必须巨变，能用45度折线或者圆弧巨变，这种拒绝在低频电路中意味着用作提升铜箔的固着强度，而在高频电路中，符合这一拒绝却可以增加高频信号对外的升空和相互间的耦合。03高频电路器件管脚间的引线越高就越好信号的辐射强度是和信号线的走线长度成正比的，高频的信号引线就越宽，它就就越更容易耦合到附近它的元器件上去，所以对于诸如信号的时钟、晶振、DDR的数据、LVDS线、USB线、HDMI线等高频信号线都是拒绝尽量的走线越高就越好。

04高频电路器件管脚间的引线层间交错越多越少所谓“引线的层间交错越多越少”是指元件相连过程中所用的过孔（Via）越多越少。据测，一个过孔可带给大约0．5pF的分布电容，增加过孔数能明显提升速度和增加数据错误的可能性。05留意信号线近距离平行回头线引进的“串扰”高频电路布线要留意信号线近距离平行走线所引进的“串扰”，串扰是指没必要相连的信号线之间的耦合现象。

由于高频信号沿着传输线是以电磁波的形式传输的，信号线不会起着天线的起到，电磁场的能量不会在传输线的周围升空，信号之间由于电磁场的互相耦合而产生的不希望的噪声信号称作串扰（Crosstalk）。PCB板层的参数、信号线的间距、驱动末端和接收端的电气特性以及信号线端接方式对串扰都有一定的影响。所以为了增加高频信号的串扰，在布线的时候拒绝尽量的做以下几点：在布线空间容许的条件下，在串扰较相当严重的两条线之间放入一条地线或地平面，可以起着隔绝的起到而增加串扰。当信号线周围的空间本身就不存在时变的电磁场时，若无法防止平行产于，可在平行信号线的相反布置大面积“地”来大幅度增加阻碍。

在布线空间许可的前提下，增大邻接信号线间的间距，增大信号线的平行长度，时钟线尽可能与关键信号线横向而不要平行。如果同一层内的平行回头线完全无法防止，在邻接两个层，走线的方向切勿却为互相横向。在数字电路中，一般来说的时钟信号都是边沿变化慢的信号，对外串扰大。

所以在设计中，时钟线宜用地线包围起来并多打地线孔来增加分布电容，从而增加串扰。对高频信号时钟尽可能用于低电压差分时钟信号并包地方式，必须留意包地纸带的完整性。

闲置不用的输出末端不要悬空，而是将其短路或接电源（电源在高频信号电路中也是地），因为悬空的线有可能EOS升空天线，短路就能诱导升空。实践证明，用这种办法避免串扰有时能立刻起效。

本文来源：BOYU SPORTS-www.9street.net